«Verification by Error Modeling: Using Testing Techniques in Hardware Verification» — книга ???? года.

Содержание

От издателя

«Verification presents the most time-consuming task in the integrated circuit design process. The increasing similarity between implementation verification and the ever-needed task of providing vectors for manufacturing fault testing is tempting many…»

Рецензии

См. также

Ссылки

Book closed template.gif

Это незавершённая статья о литературе или литературном произведении. Вы можете помочь проекту, исправив и дополнив её.